Cantitate/Preț
Produs
Total produse
Vezi coșul
Transactions on High-Performance Embedded Architectures and Compilers IV de Per Stenström

Transactions on High-Performance Embedded Architectures and Compilers IV: Lecture Notes in Computer Science, cartea 6760

Editat de Per Stenström
en Limba Engleză Paperback – 22 noi 2011

În domeniul sistemelor embedded de înaltă performanță, convergența cu arhitecturile de uz general dictează noile standarde de eficiență. Transactions on High-Performance Embedded Architectures and Compilers IV, sub coordonarea lui Per Stenström, reprezintă o resursă tehnică densă ce documentează progresele înregistrate în generarea de cod și metodele de optimizare a compilatoarelor. Observăm o structură riguroasă, volumul fiind organizat în patru secțiuni ce reunesc 21 de lucrări selectate din forumuri academice de elită, oferind o perspectivă aplicată asupra provocărilor hardware și software.

Remarcăm faptul că această ediție pune un accent deosebit pe sistemele manycore, prin includerea unor analize provenite de la workshop-ul SHCMP din Beijing, și pe modelarea sistemelor, via simpozionul SAMOS VIII. Abordarea diferă de Parallel Computer Organization and Design prin gradul ridicat de specializare; în timp ce lucrarea anterioară a lui Per Stenström stabilește bazele teoretice și conceptele fundamentale de design, acest volum din seria Lecture Notes in Computer Science se concentrează pe soluții specifice de cercetare, cum ar fi arhitecturile adaptive pentru gestionarea ratărilor de cache în multiprocesoare.

Față de volumul precedent, Transactions on High-Performance Embedded Architectures and Compilers III, ediția de față extinde aria de investigație către platformele eterogene, reflectând evoluția rapidă a tehnologiei din perioada 2008-2009. Progresia materialului, de la lucrări teoretice la studii de caz prezentate în conferințe internaționale, oferă cititorului o imagine de ansamblu asupra stadiului cercetării în optimizarea sistemelor de calcul critice.

Citește tot Restrânge

Din seria Lecture Notes in Computer Science

Preț: 32816 lei

Preț vechi: 41020 lei
-20%

Puncte Express: 492

Carte disponibilă

Livrare economică 08-22 mai

 Adaugă în coș

Wish list
Gift list
Am citit!
Adaugă în listă

Specificații

ISBN-13: 9783642245671
ISBN-10: 3642245676
Pagini: 450
Ilustrații: XV, 430 p. 222 illus.
Dimensiuni: 155 x 235 x 29 mm
Greutate: 0.66 kg
Ediția:2011
Editura: Springer Berlin, Heidelberg
Colecția Springer
Seriile Lecture Notes in Computer Science, Transactions on High-Performance Embedded Architectures and Compilers

Locul publicării:Berlin, Heidelberg, Germany

Public țintă

Research

De ce să citești această carte

Recomandăm această lucrare cercetătorilor și inginerilor care proiectează arhitecturi embedded de generație viitoare. Cititorul câștigă acces la studii validate prin peer-review despre optimizarea compilatoarelor și arhitecturi manycore, esențiale pentru creșterea performanței în sisteme cu resurse limitate. Este un instrument indispensabil pentru înțelegerea tranziției de la arhitecturi paralele clasice la soluții adaptive moderne.

Descriere scurtă

Transactions on HiPEAC aims at the timely dissemination of research contributions in computer architecture and compilation methods for high-performance embedded computer systems. Recognizing the convergence of embedded and general-purpose computer systems, this journal publishes original research on systems targeted at specific computing tasks as well as systems with broad application bases. The scope of the journal therefore covers all aspects of computer architecture, code generation and compiler optimization methods of interest to researchers and practitioners designing future embedded systems. This 4th issue contains 21 papers carefully reviewed and selected out of numerous submissions and is divided in four sections. The first section contains five regular papers. The second section consists of the top four papers from the 4th International Conference on High-Performance Embedded Architectures and Compilers, HiPEAC 2009, held in Paphos, Cyprus, in January 2009. The third section contains a set of six papers providing a snap-shot from the Workshop on Software and Hardware Challenges of Manycore Platforms, SHCMP 2008 held in Beijing, China, in June 2008. The fourth section consists of six papers from the 8th IEEE International Symposium on Systems, Architectures, Modeling and Simulation, SAMOS VIII (2008) held in Samos, Greece, in July 2008.

Cuprins

A High Performance Adaptive Miss Handling Architecture for Chip Multiprocessors.-
Characterizing Time-Varying Program Behavior Using Phase Complexity Surfaces.- Compiler Directed Issue Queue Energy Reduction.- A Systematic Design Space Exploration Approach to Customising Multi-Processor Architectures: Exemplified Using Graphics Processors.- Microvisor: A Runtime Architecture for Thermal Management in Chip Multiprocessors.- Special Section on High-Performance and Embedded Architectures and Compilers (HiPEAC).- A Highly Scalable Parallel Implementation of H.264.- Communication Based Proactive Link Power Management.- Finding Extreme Behaviors in Microprocessor Workloads.- Hybrid Super/Subthreshold Design of a Low Power Scalable-Throughput FFT Architecture.- Special Section on Selected papers from the Workshop on Software and Hardware Challenges of Many-core Platforms.- Transaction Reordering to Reduce Aborts in Software Transactional Memory.- A Parallelizing Compiler Cooperative Heterogeneous Multicore Processor Architecture.- A Modular Simulator Framework for Network-on-Chip Based Manycore Chips Using UNISIM.- Software Transactional Memory Validation – Time and Space Considerations Tiled Multi-Core Stream Architecture.- An Efficient and Flexible Task Management for Many Cores.- Special Section on International Symposium on Systems, ArchitecturesModeling and Simulation.- On Two-layer Brain-inspired Hierarchical Topologies: A Rent’s Rule Approach.- Advanced Packet Segmentation and Buffering Algorithms in Network Processors.- Energy Reduction by Systematic Run-Time Reconfigurable Hardware Deactivation.- A Cost Model for Partial Dynamic Reconfiguration.- Heterogeneous Design in Functional DIF.- Signature-based Calibration of Analytical Performance Models for System-level Design Space Exploration.