Verification by Error Modeling: Using Testing Techniques in Hardware Verification: Frontiers in Electronic Testing, cartea 25
Autor Katarzyna Radecka, Zeljko Zilicen Limba Engleză Paperback – 7 dec 2010
| Toate formatele și edițiile | Preț | Express |
|---|---|---|
| Paperback (1) | 612.68 lei 43-57 zile | |
| Springer Us – 7 dec 2010 | 612.68 lei 43-57 zile | |
| Hardback (1) | 620.23 lei 43-57 zile | |
| Springer Us – 30 noi 2003 | 620.23 lei 43-57 zile |
Din seria Frontiers in Electronic Testing
- 15%
Preț: 614.60 lei - 18%
Preț: 1067.07 lei - 18%
Preț: 911.64 lei - 18%
Preț: 909.82 lei - 18%
Preț: 915.73 lei - 18%
Preț: 902.39 lei - 18%
Preț: 777.43 lei - 18%
Preț: 909.08 lei - 18%
Preț: 1178.53 lei - 15%
Preț: 613.49 lei - 15%
Preț: 624.77 lei - 18%
Preț: 906.47 lei - 15%
Preț: 617.72 lei - 18%
Preț: 911.78 lei - 18%
Preț: 916.64 lei - 15%
Preț: 620.23 lei - 15%
Preț: 619.45 lei - 18%
Preț: 914.35 lei - 20%
Preț: 951.83 lei - 18%
Preț: 930.44 lei - 18%
Preț: 910.58 lei - 15%
Preț: 610.96 lei - 15%
Preț: 621.17 lei - 15%
Preț: 611.12 lei - 18%
Preț: 906.03 lei - 18%
Preț: 1172.00 lei - 15%
Preț: 670.52 lei - 18%
Preț: 921.81 lei - 18%
Preț: 921.04 lei
Preț: 612.68 lei
Preț vechi: 720.80 lei
-15%
Puncte Express: 919
Preț estimativ în valută:
108.39€ • 127.80$ • 94.14£
108.39€ • 127.80$ • 94.14£
Carte tipărită la comandă
Livrare economică 23 martie-06 aprilie
Specificații
ISBN-13: 9781441954022
ISBN-10: 1441954023
Pagini: 236
Ilustrații: XV, 216 p.
Dimensiuni: 155 x 235 x 12 mm
Greutate: 0.33 kg
Ediția:2003
Editura: Springer Us
Colecția Springer
Seria Frontiers in Electronic Testing
Locul publicării:New York, NY, United States
ISBN-10: 1441954023
Pagini: 236
Ilustrații: XV, 216 p.
Dimensiuni: 155 x 235 x 12 mm
Greutate: 0.33 kg
Ediția:2003
Editura: Springer Us
Colecția Springer
Seria Frontiers in Electronic Testing
Locul publicării:New York, NY, United States
Public țintă
ResearchCuprins
Boolean Function Representations.- Don’t Cares and Their Calculation.- Testing.- Design Error Models.- Design Verification by At.- Identifying Redundant Gate and Wire Replacements.- Conclusions and Future Work.
Recenzii
From the reviews:
"This monograph presents, as its main contribution, methods to gain more confidence in verification by simulation. … The methods presented in this book may be suitable to verify gate level circuits which may have small modifications after automatic optimization or some manual interaction." (Reiner Kolla, Zentralblatt MATH, Vol. 1049 (24), 2004)
"This monograph presents, as its main contribution, methods to gain more confidence in verification by simulation. … The methods presented in this book may be suitable to verify gate level circuits which may have small modifications after automatic optimization or some manual interaction." (Reiner Kolla, Zentralblatt MATH, Vol. 1049 (24), 2004)