Tree-based Heterogeneous FPGA Architectures
Autor Umer Farooq, Zied Marrakchi, Habib Mehrezen Limba Engleză Paperback – 11 iun 2014
Preț: 614.61 lei
Preț vechi: 723.07 lei
-15%
Puncte Express: 922
Carte tipărită la comandă
Livrare economică 10-24 iulie
Livrare prin curier în România Termenul estimat este afișat lângă disponibilitate.
Transport gratuit pentru acest produs Plată online sau ramburs, în funcție de opțiunile comenzii.
Retur gratuit în 14 zile Comandă securizată și suport în română.
Specificații
ISBN-13: 9781489996121
ISBN-10: 1489996125
Pagini: 204
Ilustrații: XVI, 188 p.
Dimensiuni: 155 x 235 x 12 mm
Greutate: 0.32 kg
Ediția:2012
Editura: Springer
Locul publicării:New York, NY, United States
ISBN-10: 1489996125
Pagini: 204
Ilustrații: XVI, 188 p.
Dimensiuni: 155 x 235 x 12 mm
Greutate: 0.32 kg
Ediția:2012
Editura: Springer
Locul publicării:New York, NY, United States
Public țintă
ResearchCuprins
Introduction.- FPGA Architectures: An Overview.- Homogeneous Architectures Exploration Environments.- Heterogeneous Architectures Exploration Environments.- Tree-based Application Specific Inflexible FPGA.- Tree-based ASIF Using Heterogeneous Blocks.- Conclusion and Future Lines of Research.
Textul de pe ultima copertă
This book presents a new FPGA architecture known as tree-based FPGA architecture, due to its hierarchical nature. This type of architecture has been relatively unexplored despite their better performance and predictable routing behavior, as compared to mesh-based FPGA architectures. In this book, we explore and optimize the tree-based architecture and we evaluate it by comparing it to equivalent mesh-based FPGA architectures.
- Provides a single-source reference, surveying and comparing mesh and tree-based FPGA architectures, including exploration of a number of techniques for both architectures and comparison using a large set of benchmarks;
- Describes in detail Computer-Aided-Design (CAD) flow of FPGAs which is used to map different circuits;
- Includes a survey of the current and future trends in FPGA design.