Um aut mato a representa o do comportamento de um dispositivo discreto que pode ser modelado matematicamente ou atrav s de diagrama. Os aut matos podem ser usados em processamento de texto, compiladores, projetos de hardware, entre outros. Em se tratando de projeto de hardware, os aut matos s o modelados para descrever o comportamento do sistema, as entradas, as sa das e os estados que os comp em em alto n vel de abstra o com o usu rio. Baseando-se em tais caracter sticas, apresenta-se aqui uma ferramenta denominada ToolFLAP, atrav s da qual poss vel ler a descri o de um aut mato gerado pelo software JFLAP e gerar um c digo que o descreva na linguagem VHDL, utilizada para descrever o comportamento de um circuito digital em dispositivos FPGA's em baixo n vel de abstra o com o usu rio. Sendo assim, neste livro s o apresentadas as caracter sticas de implementa o da ferramenta ToolFLAP, bem como resultados de testes a partir da convers o de diferentes projetos descritos em alto n vel de abstra o (aut matos), simulando o c digo gerado para a descri o de hardware em uma placa FPGA. Para tanto, apresenta-se para mais estudos uma ferramenta para descri o de aut matos em VDHL.