Guessing Random Additive Noise Decoding
Autor Syed Mohsin Abbas, Marwan Jalaleddine, Warren J. Grossen Limba Engleză Paperback – 19 aug 2024
Observăm în această lucrare o abordare interdisciplinară riguroasă, situată la intersecția dintre teoria informației, criptografie și ingineria sistemelor VLSI. Guessing Random Additive Noise Decoding se concentrează pe tehnica GRAND, o metodă de decodare universală Maximum Likelihood (ML) optimizată pentru codurile liniare bloc cu rată mare și lungime scurtă. Relevanța acestui volum pentru curriculumul de electronică și telecomunicații este critică, având în vedere cerințele actuale de latență ultra-scăzută și fiabilitate extremă impuse de standardul 5G-NR și de aplicațiile de tip Ultra-Reliable and Low Latency Communications (URLLC).
Apreciem modul în care autorii structurează progresia informației în cele patru părți ale cărții. Prima parte fundamentează algoritmii GRAND, în timp ce părțile a doua și a treia analizează arhitecturile hardware, făcând distincția între variantele universale și cele specializate pentru canale de comunicații specifice (cum este Fading-GRAND). Comparabil cu Advanced Hardware Design for Error Correcting Codes de Cyrille Chavet în ceea ce privește rigoarea tehnică, acest volum este actualizat pentru noile paradigme de calcul necesare în sistemele de transport inteligente (ITS) și realitatea augmentată. Spre deosebire de lucrările care se concentrează exclusiv pe coduri polare, precum High-Speed Decoders for Polar Codes, textul de față oferă o perspectivă hardware extinsă asupra decodării universale, abordând variante complexe precum ORBGRAND și LGRAND.
Descoperim aici un ghid practic pentru implementarea de sisteme cu eficiență energetică ridicată și debit mare de date. Cuprinsul indică o trecere logică de la arhitecturile cu abandon (GRANDAB) la cele bazate pe biți de fiabilitate ordonați, oferind inginerilor soluții concrete pentru provocările actuale din designul de cipuri destinate comunicațiilor wireless de generație viitoare.
Preț: 857.25 lei
Preț vechi: 1127.97 lei
-24%
Carte tipărită la comandă
Livrare economică 13-19 iunie
Specificații
ISBN-10: 3031316657
Pagini: 168
Dimensiuni: 210 x 279 x 10 mm
Greutate: 0.43 kg
Editura: Springer
De ce să citești această carte
Recomandăm această carte inginerilor de sistem și cercetătorilor care doresc să stăpânească implementarea hardware a algoritmilor de decodare ML. Cititorul câștigă o înțelegere profundă a variantelor GRAND și a modului în care arhitecturile VLSI pot fi optimizate pentru latență minimă în contextul 5G și IoT. Este o resursă esențială pentru cei care lucrează la frontiera dintre designul de circuite integrate și teoria codurilor corectoare de erori.
Despre autor
Syed Mohsin Abbas, Marwan Jalaleddine și Warren J. Gross sunt experți recunoscuți în domeniul arhitecturilor hardware pentru procesarea semnalelor și sisteme de comunicații. Warren J. Gross, profesor la Universitatea McGill, are o experiență vastă în designul circuitelor integrate și sistemelor VLSI pentru coduri corectoare de erori. Colectivul de autori combină expertiza academică cu cercetarea aplicată, fiind pionieri în dezvoltarea și optimizarea implementărilor hardware pentru algoritmii de tip GRAND, contribuind semnificativ la literatura de specialitate dedicată sistemelor digitale de înaltă performanță.
Cuprins
Notă biografică
Marwan Jalaleddine is a PhD. candidate and teaching assistant at McGill University. His research interests lie in modern Error Correcting Codes (ECCs) and their application in wireless communication technology.
Warren J. Gross is a James McGill Professor and the Chair of the Department of Electrical and Computer Engineering at McGill University,Montreal, QC, Canada. He received the PhD degree from the University of Toronto. His research interests are in the design and implementation of signal processing systems and custom computer architectures. He served as the Chair of the IEEE Signal Processing Society Technical Committee on Design and Implementation of Signal Processing Systems. He has served as a General Chair and Technical Program Chair of several conferences and workshops. He served as an Associate Editor for the IEEE Transactions on Signal Processing and as a Senior Area Editor.
Textul de pe ultima copertă
The book is structured into four parts. Part 1 introduces linear block codes and the GRAND algorithm. Part 2 discusses the hardware architecture for traditional GRAND variants that can be applied to any underlying communication channel. Part 3 describes the hardware architectures for specialized GRAND variants developed for specific communication channels. Lastly, Part 4 provides an overview of recently proposed GRAND variants and their unique applications.
This book is ideal for researchers or engineers looking to implement high-throughput and energy-efficient hardware for GRAND, as well as seasoned academics and graduate students interested in the topic of VLSI hardware architectures. Additionally, it can serve as reading material in graduate courses covering modern error correcting codes and Maximum Likelihood decoding for short codes.