Digital CMOS Circuit Design: The Springer International Series in Engineering and Computer Science, cartea 16
Autor Silvia Annaratoneen Limba Engleză Paperback – oct 2011
Din seria The Springer International Series in Engineering and Computer Science
- 18%
Preț: 1177.92 lei - 18%
Preț: 921.36 lei - 20%
Preț: 633.65 lei - 20%
Preț: 621.64 lei - 20%
Preț: 618.96 lei - 24%
Preț: 847.29 lei - 20%
Preț: 622.37 lei - 20%
Preț: 950.07 lei - 20%
Preț: 621.01 lei - 18%
Preț: 903.90 lei - 20%
Preț: 950.72 lei - 18%
Preț: 919.85 lei - 15%
Preț: 621.23 lei - 18%
Preț: 913.32 lei - 18%
Preț: 1173.85 lei - 15%
Preț: 619.12 lei - 18%
Preț: 904.83 lei - 18%
Preț: 904.83 lei - 20%
Preț: 1234.64 lei - 20%
Preț: 1725.82 lei - 20%
Preț: 945.61 lei -
Preț: 381.30 lei - 20%
Preț: 610.19 lei - 18%
Preț: 1193.58 lei - 20%
Preț: 622.65 lei - 20%
Preț: 1234.18 lei - 18%
Preț: 911.89 lei - 20%
Preț: 625.45 lei - 15%
Preț: 617.25 lei - 15%
Preț: 632.40 lei - 18%
Preț: 1179.97 lei - 15%
Preț: 624.94 lei - 15%
Preț: 618.83 lei - 15%
Preț: 631.79 lei - 20%
Preț: 620.83 lei - 18%
Preț: 923.62 lei - 15%
Preț: 619.25 lei - 18%
Preț: 1180.20 lei - 18%
Preț: 912.45 lei
Preț: 381.55 lei
Puncte Express: 572
Carte tipărită la comandă
Livrare economică 12-26 august
Livrare prin curier în România Termenul estimat este afișat lângă disponibilitate.
Transport gratuit de la 400.00 lei Plată online sau ramburs, în funcție de opțiunile comenzii.
Retur gratuit în 14 zile Comandă securizată și suport în română.
Specificații
ISBN-13: 9781461294092
ISBN-10: 1461294096
Pagini: 384
Ilustrații: 384 p.
Dimensiuni: 155 x 235 x 21 mm
Greutate: 0.58 kg
Ediția:Softcover reprint of the original 1st ed. 1986
Editura: Springer
Colecția The Springer International Series in Engineering and Computer Science
Seria The Springer International Series in Engineering and Computer Science
Locul publicării:New York, NY, United States
ISBN-10: 1461294096
Pagini: 384
Ilustrații: 384 p.
Dimensiuni: 155 x 235 x 21 mm
Greutate: 0.58 kg
Ediția:Softcover reprint of the original 1st ed. 1986
Editura: Springer
Colecția The Springer International Series in Engineering and Computer Science
Seria The Springer International Series in Engineering and Computer Science
Locul publicării:New York, NY, United States
Public țintă
ResearchCuprins
1. Introduction.- 1.1. From nMOS to CMOS.- 1.2. CMOS Basic Gates.- 2. MOS Transistor Characteristics.- 2.1. The MOS Transistor.- 2.2. Parasitic Parameters.- 2.3. Small Geometry MOS Transistor.- 2.4. CMOS Transmission Gate.- 2.5. CMOS Inverter.- 2.6. A More Accurate Model for the CMOS Inverter.- 2.7. CMOS Power Dissipation.- 3. Fabrication Processes.- 3.1. The p-well Fabrication Process.- 3.2. The n-well Fabrication Process.- 3.3. LOCMOS Technology.- 3.4. Latchup.- 3.5. The Twin-tub Fabrication Process.- 3.6. The SOS Fabrication Process.- 3.7. Bulk vs. SOI.- 3.8. Design Rules.- 4. Logic Design.- 4.1. Static Logic.- 4.2. Dynamic Logic.- 4.3. Charge Sharing.- 4.4. Bootstrap Logic.- 4.5. Logic Design at the System Level.- 5. Circuit Design.- 5.1. Resistance, Capacitance, and Inductance.- 5.2. Modeling Long Interconnects.- 5.3. The Concept of Equivalent Gate Load.- 5.4. Delay Minimization.- 5.5. Transistor Sizing in Static Logic.- 5.6. Transistor Sizing in Dynamic Logic.- 6. Design of Basic Circuits.- 6.1. Storage Elements.- 6.2. Full-adder.- 6.3. Programmable Logic Array.- 6.4. Random-access Memory.- 6.5. Parallel Adder.- 6.6. Parallel Multiplier.- 7. Driver and I/O Buffer Design.- 7.1. CMOS Inverter Delay Estimation.- 7.2. Input Buffer.- 7.3. Output Buffer.- 7.4. Tri-state Output Buffer and I/O Buffer.- 7.5. Output Buffer and Bus Driver Design Optimization.- 7.6. Input Protection.- 7.7. Output Protection.- 7.8. Driving Large On-chip Loads.- Appendix A. Layout.- A. 1. General Considerations on Layout.- A.2. Layout Methodologies for Latchup Avoidance.- A.3. Layout with Structured Methodologies.- A. 4. Power and Ground Routing.- Appendix B. Interconnect Capacitance Computation.- B. 1. Case 1: Coupled Microstrip Structure.- B.2. Case 2: Coupled Stripline Structure.- Appendix C. Figures from Section 5.4.2.- Appendix D. Delay Minimization Based on Eq. (7-3).- Appendix E. Equations Related to Fig. 7-10.- Appendix F. Symbols and Physical Constants.