Architecture-Independent Loop Parallelisation: Distinguished Dissertations
Autor Radu C. Calinescuen Limba Engleză Paperback – 16 sep 2011
Din seria Distinguished Dissertations
- 15%
Preț: 609.22 lei - 15%
Preț: 620.55 lei - 20%
Preț: 628.77 lei - 20%
Preț: 622.77 lei - 20%
Preț: 956.27 lei - 20%
Preț: 631.75 lei - 20%
Preț: 616.56 lei - 20%
Preț: 317.70 lei - 20%
Preț: 298.86 lei - 20%
Preț: 314.83 lei - 20%
Preț: 890.95 lei - 20%
Preț: 614.83 lei - 20%
Preț: 615.94 lei - 20%
Preț: 652.46 lei - 20%
Preț: 612.94 lei - 20%
Preț: 618.46 lei - 20%
Preț: 621.14 lei - 20%
Preț: 318.30 lei - 20%
Preț: 315.26 lei
Preț: 615.76 lei
Preț vechi: 769.71 lei
-20%
Puncte Express: 924
Carte tipărită la comandă
Livrare economică 13-27 iulie
Livrare prin curier în România Termenul estimat este afișat lângă disponibilitate.
Transport gratuit pentru acest produs Plată online sau ramburs, în funcție de opțiunile comenzii.
Retur gratuit în 14 zile Comandă securizată și suport în română.
Specificații
ISBN-13: 9781447111979
ISBN-10: 1447111974
Pagini: 196
Ilustrații: XVIII, 172 p.
Dimensiuni: 155 x 235 x 10 mm
Greutate: 0.28 kg
Ediția:Softcover reprint of the original 1st ed. 2000
Editura: SPRINGER LONDON
Colecția Springer
Seria Distinguished Dissertations
Locul publicării:London, United Kingdom
ISBN-10: 1447111974
Pagini: 196
Ilustrații: XVIII, 172 p.
Dimensiuni: 155 x 235 x 10 mm
Greutate: 0.28 kg
Ediția:Softcover reprint of the original 1st ed. 2000
Editura: SPRINGER LONDON
Colecția Springer
Seria Distinguished Dissertations
Locul publicării:London, United Kingdom
Public țintă
ResearchCuprins
1 Introduction.- 1.1 Motivation.- 1.2 Parallelisation Approach Proposed in the Book.- 1.3 Organisation of the Book.- 2 The Bulk-Synchronous Parallel Model.- 2.1 Introduction.- 2.2 Bulk-Synchronous Parallel Computers.- 2.3 The BSP Programming Model.- 2.4 The BSP Cost Model.- 2.5 Assessing the Efficiency of BSP Code.- 2.6 The Development of BSP Applications.- 2.7 BSP Pseudocode.- 3 Data Dependence Analysis and Code Transformation.- 3.1 Introduction.- 3.2 Data Dependence.- 3.3 Code Transformation Techniques.- 4 Communication Overheads in Loop Nest Scheduling.- 4.1 Introduction.- 4.2 Related Work.- 4.3 Communication Overheads Due to Input Data.- 4.4 Inter-Tile Communication Overheads.- 4.5 Summary.- 5 Template-Matching Parallelisation.- 5.1 Introduction.- 5.2 Related Work.- 5.3 Communication-Free Scheduling.- 5.4 Wavefront Block Scheduling.- 5.5 Iterative Scheduling.- 5.6 Reduction Scheduling.- 5.7 Recurrence Scheduling.- 5.8 Scheduling Broadcast Loop Nests.- 5.9 Summary.- 6 Generic Loop Nest Parallelisation.- 6.1 Introduction.- 6.2 Related Work.- 6.3 Data Dependence Analysis.- 6.4 Potential Parallelism Identification.- 6.5 Data and Computation Partitioning.- 6.6 Communication and Synchronisation Generation.- 6.7 Performance Analysis.- 6.8 Summary.- 7 A Strategy and a Tool for Architecture-Independent Loop Parallelisation.- 7.1 Introduction.- 7.2 Related Work.- 7.3 A Two-Phase Strategy for Loop Nest Parallelisation.- 7.4 BSPscheduler: an Architecture-Independent Loop Paralleliser.- 7.5 Summary.- 8 The Effectiveness of Architecture-Independent Loop Parallelisation.- 8.1 Introduction.- 8.2 Matrix-Vector and Matrix-Matrix Multiplication.- 8.3 LU Decomposition.- 8.4 Algebraic Path Problem.- 8.5 Finite Difference Iteration on a Cartesian Grid.- 8.6 Merging.- 8.7 Summary.- 9 Conclusions.- 9.1 Summary of Contributions and Concluding Remarks.- 9.2 Future work directions.